TRR 404 Zukunftsweisende Elektronik durch aktive Bauelemente in drei Dimensionen (Active-3D)
Coordinator
Professor Dr.-Ing. Thomas Mikolajick
Grant period
2025 -
Funding body
Deutsche Forschungsgemeinschaft
DFG
Identifier
G:(GEPRIS)528378584
Note: Die Halbleitertechnologie ist das Herzstück fast aller Produkte und Dienstleistungen unserer Gesellschaft. Möglich wurde dies durch immer kleinere, billigere und energieeffizientere Bauteile, der Transistoren, aus denen integrierte Schaltungen und Systeme bestehen. Die Verkleinerung der physischen Größe des Transistors führte zu niedrigeren Kosten pro Funktion, höherer Verarbeitungsgeschwindigkeit und verbesserter Energieeffizienz. In den letzten Jahren hat sich die tatsächliche Größe eines Transistors jedoch nicht mehr wesentlich verringert. Stattdessen wurde das Mooreschen Gesetzes durch die Eliminierung unbenutzter Bereiche unter Verwendung neuer Bauelementearchitekturen in einem Technologie-/Schaltungs-Co-Design realisiert. Mit neuartigen 3D-Transistoren werden Verbesserungen im Sinne des Mooreschen Gesetzes erwartet. Vor kurzem wurde die heterogene Systemintegration eingeführt, bei der mehrere Chips in einem Gehäuse kombiniert werden. Diese Entwicklungen vergrößern jedoch die Nutzfläche eines Chips, entweder durch Verringerung des unbenutzten Raums zwischen den Bauelementen und/oder durch Vergrößerung des Chips und gehen daher nicht auf das Hauptproblem ein: den Energieverbrauch. Der zunehmend verbreitete Einsatz von maschinellem Lernen und künstlicher Intelligenz geht mit einem exponentiellen Anstieg des Stromverbrauchs einher und die räumliche Trennung von Speicher und Logik auf der Fläche heutiger Chips führt zum sogenannten "von-Neumann-Engpass". Dieser TRR wird das Volumen über der Chipfläche nutzen, indem aktive Bauelemente in die Metallisierung (engl. Back-End of Line (BEOL)) integriert werden, die Logik- und Speicherfunktionen sowie aktive Verbindungen er-möglichen. Innovative Bauelemente werden auf Basis neuer Materialien entwickelt und in Schaltungen und Systeme integriert, die Verbesserungen in Bezug auf die Schlüsselindikatoren Leistung, Verarbeitungsgeschwindigkeit und Fläche versprechen. Unser Material/Technologie/Schaltkreis-Co-Design-Ansatz bietet nahezu unbegrenzte Möglichkeiten, Schaltkreisfunktionalitäten über das bisher der passiven Verdrahtung vorbehaltenen Volumen zu verteilen und so den Platz auf dem Chip voll auszunutzen. Die Realisierung einer solchen aktiven Verdrahtung (engl. Active BEOL) erfordert die Integration und Anpassung einer großen Anzahl verschiedener Materialien, hochentwickelte Fertigungstechnologien, ein tiefgreifendes Verständnis der Wechselwirkung zwischen Materialien, ihrer Verarbeitung und den daraus resultierenden Bauelementeigenschaften sowie eine völlig neue Sichtweise beim Schaltungs- und Systemdesign. Dafür arbeitet der TRR mit renommierten Experten aus Dresden und Aachen. Darüber hinaus bringen beide Standorte eine hochkarätige Infrastruktur für die Mikro- und Nanofabrikation mit. Mit dem TRR "Elektronik der nächsten Generation mit aktiven Bauelementen in drei Dimensionen (Active-3D)" wird Deutschland und Europa in der Mikroelektronikgrundlagenforschung gestärkt.
http://join2-wiki.gsi.de/foswiki/pub/Main/Artwork/join2_logo100x88.pngContribution to a book/Contribution to a conference proceedingsHashemi Shadmehri, H. (Corresponding author)RWTH* ; Lanius, C.RWTH* ; Gemmeke, T.RWTH* A (145, 128) DEC-TED BCH Decoder with Composite Field and Redundant Arithmetic 20252025 IEEE Nordic Circuits and Systems Conference (NORCAS) : 28-29 October, 2025, Riga, Latvia : proceedings in IEEE Xplore / conference co-sponsored by: CAS - IEEE Circuits and Systems Society, Tampere University, Riga Technical University ; editors: Jari Nurmi, Dmitrijs Pikulins, Peeter Ellervee, and John Liobe 11. IEEE Nordic Circuits and Systems Conference, NorCAS 2025, RigaRiga, Latvia, 28 Oct 2025 - 29 Oct 20252025-10-282025-10-29[Piscataway, NJ] : IEEE(2025)[10.1109/NorCAS66540.2025.11231200]2025BibTeX |
EndNote:
XML,
Text |
RIS