Protecting confidentiality in hardware design : EDA tools for security awareness

Reimann, Lennart Michael; Leupers, Rainer; Kunz, Wolfgang

doi:44306

Protecting confidentiality in hardware design : EDA tools for security awareness

Reimann, Lennart Michael^RWTH*

2025

Verantwortlichkeitsangabevorgelegt von Lennart Michael Reimann, M. Sc.

ImpressumAachen : RWTH Aachen University 2025

Umfang1 Online-Ressource : Illustrationen

Dissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2025

Veröffentlicht auf dem Publikationsserver der RWTH Aachen University

Genehmigende Fakultät
Fak06

Hauptberichter/Gutachter
Leupers, Rainer (Thesis advisor)^RWTH* ; Kunz, Wolfgang (Thesis advisor)

Tag der mündlichen Prüfung/Habilitation
2025-05-15

Online
DOI: 10.18154/RWTH-2025-04758
URL: https://publications.rwth-aachen.de/record/1011859/files/1011859.pdf

Einrichtungen

Lehrstuhl für Software für Systeme auf Silizium (611910)

Inhaltliche Beschreibung (Schlagwörter)
ATPG (frei) ; computing-in-memory (frei) ; confidentiality (frei) ; formal verification (frei) ; hardware security (frei) ; information flow analysis (frei) ; leakage detection (frei) ; leakage path (frei) ; logic locking (frei) ; model checking (frei) ; quantitative information flow analysis (frei) ; vulnerability detection (frei)

Thematische Einordnung (Klassifikation)
DDC: 621.3

Kurzfassung
Die exponentielle Zunahme der Komplexität integrierter Schaltkreise (ICs) in den letzten Jahrzehnten hat kritische Herausforderungen für die Gewährleistung der Hardwaresicherheit geschaffen. Der rasante Anstieg der Hardwarekomplexität hat das manuelle Design nahezu unmöglich gemacht und die weit verbreitete Einführung automatisierter Tools als wesentliche Komponenten in modernen Designprozessen vorangetrieben. EDA-Tools (Electronic Design Automation) bieten den Entwicklern während des gesamten Entwicklungsprozesses entscheidende Unterstützung. Die aktuellen EDA-Tools konzentrieren sich jedoch in erster Linie auf die Optimierung traditioneller Messgrößen wie Stromverbrauch, Leistung und Fläche und berücksichtigen die Sicherheitseigenschaften nur unzureichend. Diese Lücke hat zum Auftreten schwerwiegender Hardware-Schwachstellen geführt. Solche Schwachstellen auf der Hardware-Ebene können die Sicherheit ganzer Computersysteme untergraben, sensible Daten preisgeben und erhebliche finanzielle und rufschädigende Schäden verursachen. Die Verbesserung von EDA-Tools und Hardware-Entwurfsansätzen mit eingebauten Sicherheitsaspekten stellt für den Halbleitersektor eine sich entwickelnde Priorität dar. Zwar sind erste sicherheitsrelevante EDA-Tools auf dem Markt, doch ihre Integration in die Standardpraktiken der Branche schreitet nur langsam voran. Die Hardware-Industrie zögert, sicherheitsrelevante EDA-Werkzeuge zu übernehmen, da sie oft traditionelle Designziele gefährden und den Entwicklungsprozess verkomplizieren. Um dieser Zurückhaltung zu entgegnen, werden in dieser Arbeit neuartige Methoden und automatisierte Werkzeuge zur Erkennung von Vertraulichkeitsschwachstellen während der Entwurfsphase vorgestellt. Diese Beiträge zielen darauf ab, die Bedenken der Industrie zu überwinden, die die Integration von Sicherheitsmaßnahmen in die Hardwareentwicklung behindert haben. Die exponentielle Zunahme digitaler Daten macht die Vertraulichkeit zu einem entscheidenden Faktor für den Schutz der Privatsphäre und die Sicherheit, was unsere Forschung zur Verbesserung der Vertraulichkeitsmaßnahmen antreibt. Diese Arbeit enthält drei Hauptbeiträge: Erstens wird eine umfassende Evaluierung von Sicherheitsbewertungsverfahren durchgeführt, bei der manuelle Inspektionen, wiederverwendete Fertigungsprüfwerkzeuge und spezielle Sicherheits-Frameworks verglichen werden. Die Untersuchung der Grenzen dieser Ansätze zeigt wichtige Möglichkeiten für die Weiterentwicklung von automatisierten Sicherheitsanalyse-Frameworks auf. Zweitens wird ein neuartiges quantitatives Softwarewerkzeug für die Bewertung von Informationslecks in Hardware-Designs entwickelt, das diese Möglichkeiten aufgreift. Diese Software weist den Lecks Metriken zu, die es den Entwicklern ermöglichen, Schwachstellen je nach Schweregrad zu priorisieren. Drittens wird für Hardware-Schwachstellen, die nicht beseitigt werden können, ein automatisiertes formales Verifizierungswerkzeug vorgestellt, das sicherstellt, dass die Software diese Schwachstellen nicht ausnutzt. Die entwickelten Softwarewerkzeuge ermöglichen die frühzeitige Erkennung von Schwachstellen, die quantitative Bewertung ihres Schweregrads und die Verifizierung von Abhilfemaßnahmen auf Softwareebene und tragen damit den Bedenken der Industrie Rechnung.

The exponential growth in complexity of Integrated Circuits (ICs) over recent decades has created critical challenges for ensuring hardware security. The rapid rise in hardware complexity has rendered manual design nearly impossible, driving the widespread adoption of automated tools as essential components in modern design processes. Electronic Design Automation (EDA) tools offer crucial support to designers throughout the development process. However, current EDA tools focus primarily on optimizing traditional metrics like power, performance, and area, with insufficient consideration of security properties. This gap has led to the emergence of serious hardware vulnerabilities. Such vulnerabilities at the hardware level can undermine the security of entire computing systems, exposing sensitive data and causing significant financial and reputational damage. Enhancing EDA tools and hardware design approaches with built-in security considerations represents an evolving priority for the semiconductor sector. While security-aware EDA tools have begun to appear on the market, their integration into standard industry practices is progressing slowly. The hardware industry has been reluctant to adopt security-aware EDA tools as they often compromise traditional design goals and complicate the development process. To address this reluctance, this thesis introduces novel methodologies and automated tools for detecting confidentiality vulnerabilities during the design phase. These contributions aim to overcome industry concerns that have impeded the integration of security measures in hardware design. The exponential increase in digital data makes confidentiality crucial for privacy and security, driving our research to enhance confidentiality measures. This thesis presents three main contributions: First, a comprehensive evaluation of security assessment techniques is conducted, comparing manual inspection, repurposed manufacturing testing tools, and dedicated security frameworks. Examining the limitations of these approaches reveals key opportunities for advancing automated security analysis frameworks further. Second, addressing these opportunities, a novel quantitative framework for assessing information leakage in hardware designs is developed. This framework assigns metrics to leakages, allowing designers to prioritize vulnerabilities based on severity. Third, for hardware vulnerabilities that cannot be eliminated, an automated formal verification framework is presented to ensure that software does not exploit them. The developed frameworks allow for early detection of vulnerabilities, quantitative assessment of their severity, and verification of software-level mitigations, addressing industry adoption concerns.

OpenAccess:
PDF
(additional files)