Design and analysis of future memories based on switchable resistive elements

Mustafa, Jakob; Waser, Rainer

doi:1605

Design and analysis of future memories based on switchable resistive elements = Entwurf und Analyse von zukünftigen Speichern basierend auf resistiv-schaltenden Elementen

Mustafa, Jakob (Author)

2006

Verantwortlichkeitsangabevorgelegt von Jakob Mustafa

ImpressumAachen : Publikationsserver der RWTH Aachen University 2006

UmfangVI, 123 S. : Ill., graph. Darst.

Aachen, Techn. Hochsch., Diss., 2006

Genehmigende Fakultät
Fak06

Hauptberichter/Gutachter
Waser, Rainer (Thesis advisor)^RWTH*

Tag der mündlichen Prüfung/Habilitation
2006-07-13

Online
URN: urn:nbn:de:hbz:82-opus-16054
URL: https://publications.rwth-aachen.de/record/52246/files/Mustafa_Jakob.pdf

Einrichtungen

Fakultät für Elektrotechnik und Informationstechnik (600000)

Inhaltliche Beschreibung (Schlagwörter)
Ingenieurwissenschaften (frei) ; Resistive Memory (frei) ; Bistable Resistive Elements (frei) ; Crossbar (frei) ; Reference Voltage (frei) ; Passive Memory Array (frei)

Thematische Einordnung (Klassifikation)
DDC: 620

Kurzfassung
Resistiv-schaltende Dünnschichtelemente für nicht-flüchtige Speicheranwendungen weisen ein hervorragendes Potential hinsichtlich extrem hoher Integrationsdichten auf. Die schaltungstechnischen Besonderheiten dieser resistiv-schaltenden Elemente beim Einsatz in aktiven bzw. passiven Speicherarrays sind Gegenstand dieser Arbeit. Ausgehend von den hysteretischen, resistiven Zuständen der Bauelemente, die im Rahmen dieser Arbeit durch ihre Kennlinien beschrieben sind, werden unterschiedliche Ansätze für aktive Speicher mit Hilfe analytischer Berechnungen und Simulationen verglichen. Als Alternative zu bestehenden Speicherzellen für aktive, resistive Speicher wird ein neues Konzept für eine Speicherzelle vorgeschlagen. Dabei wird das resistive Element durch eine Kapazität ergänzt. Dadurch wird die Herstellung des Speichers vereinfacht und es kann eine höhere Spannung als die Versorgungsspannung über dem Speicherelement erzeugt werden. Insbesondere passive Architektureinheiten auf der Basis von Crossbar-Arrays ermöglichen durch den Verzicht auf Transistoren im eigentlichen Array eine sehr kompakte Bauweise. Zunächst werden verschiedene aktive Peripherieschaltungen für Lese- und Schreiboperationen herausgearbeitet. Als Besonderheit erlauben die Peripherieschaltungen für Schreiboperationen die Erzeugung von mehr als zwei Spannungswerten. Im weiteren Verlauf der Arbeit werden Lese- und Schreiboperationen für passive, resistive Speicher ausführlich diskutiert. Dabei wird gezeigt, dass viele bestehende Vereinfachungen, die bislang in passiven Crossbars Anwendung finden, unter realen Bedingungen versagen. Insbesondere dürfen Leitungswiderstände im Crossbar in allen relevanten Fällen nicht ignoriert werden. In Abhängigkeit von den Feldparametern wie den Ein-/Aus-Widerständen und den Leitungswiderständen werden die optimalen Feldgrößen sowie die optimalen Lesewiderstandswerte berechnet. Werden diese Leitungswiderstände nicht mehr vernachlässigt, werden die Spannungen an den Speicherzellen und Lesewiderständen degradiert, wodurch die Konstruktion von großen Speicherfeldern verhindert wird. Durch die Degradation der Spannungen an den Lesewiderständen, können die Speicherzellen nicht mehr richtig gelesen werden, weil eine einheitliche Referenzspannung die Degradation nicht berücksichtigen kann. Dieser Herausforderung widmet sich die Entwicklung eines neuen Konzepts zur Generierung von Referenzspannungen. Das Konzept verwendet dedizierte Speicherzellen um lokale zuverlässige Referenzspannungen zu erzeugen, wodurch die Konstruktion von größeren Speicherfeldern ermöglicht wird. Nachfolgend werden resistive Speicherfelder, die eine zusätzliche Diode in der Speicherzelle enthalten, konzipiert. Die Verwendung einer Diode reduziert die parasitären Effekte erheblich und ermöglicht ebenfalls den Aufbau größerer Speicherfelder. Abschließend wird die Verwendung von resistiven Speicherelementen in FPGA Lookup-Tabellen diskutiert. Es wird eine vereinfachte Schreiboperation unter bestimmten Voraussetzungen vorgeschlagen. Weiterhin wird eine Regel zur Bestimmung kritischer Bitmuster beim Schreiben ermittelt. Damit können lange Simulationen zur Auffindung von Worst-Case-Mustern erheblich vereinfacht werden.

Resistive bistable thin film elements have a great potential for implementing non-volatile memories with extreme densities. This work investigates using the switching characteristics of these resistive switchable elements to implement active and passive memory arrays. First, different active memory architectures has been investigated analytically and numerically based on the resistive elements which are characterised through there hysteretic resistive I/V curve. A new active memory cell concept which uses a capacitor connected serially to the resistive element has been proposed as an alternative the conventional memory cell. This concept simplifies the manufacturing of the memory and makes it possible to generate a higher voltage than the supply voltage across the resistive elements. Passive memory architectures based on crossbar-arrays are very compact because they don’t include a transistor in the memory cells. Different active periphery circuits for the read and write operations has been elaborated. In the case of the write operation, the periphery circuits generate more than two voltage levels to accomplish writing. The read and write operations for passive resistive memories has been discussed thoroughly. It has been shown that many simplifications which have been used when analysing passive memories don’t work under real conditions. This is especially true when the interconnect resistances are considered. The optimal array sizes and optimal values of the sense resistors are calculated depending on the memory array parameters like the on- and off-resistance values of the memory cell and the interconnects resistance values. When the interconnect resistances are considered the voltages at the memory cells and the sense resistors are degraded. This degradation limits the construction of large memory arrays. Due to the voltage degradation at the sense resistors, the memory cells can not be read correctly because a common reference voltage does not consider this degradation. To solve this problem, a new concept for the generation of the reference voltage has been proposed. This concept uses dedicated memory cells to generate local and reliable reference voltages, which enables the construction of larger memory arrays. Resistive memory arrays with an additional diode in the memory cells have also been discussed. The usage of a diode reduces the parasitic effects and also allows the construction of larger memory arrays. Finally, the usage of resistive memory elements in lookup tables of FPGAs has been investigated. A simplified write operation which functions under certain conditions has been proposed. In addition, a rule that directly specifies the worst case patterns has been found. By using this rule, long simulation times to find these patterns are avoided.

Fulltext:
PDF
(additional files)