Modeling and realization of an ultra-short channel MOSFET

Knoch, Joachim; Lengeler, Bruno

doi:23871

Modeling and realization of an ultra-short channel MOSFET

Knoch, Joachim (Author)

2001

Verantwortlichkeitsangabevorgelegt von Joachim Knoch, geb. Goebbels

ImpressumAachen : Publikationsserver der RWTH Aachen University 2001

Umfang105 S. : Ill., graph. Darst.

Aachen, Techn. Hochsch., Diss., 2001

Genehmigende Fakultät
Fak01

Hauptberichter/Gutachter
Lengeler, Bruno (Thesis advisor)

Tag der mündlichen Prüfung/Habilitation
2001-09-05

Online
URN: urn:nbn:de:hbz:82-opus-2133
URL: https://publications.rwth-aachen.de/record/56637/files/Knoch_Joachim.pdf

Einrichtungen

Fakultät für Mathematik, Informatik und Naturwissenschaften (100000)

Inhaltliche Beschreibung (Schlagwörter)
Physik (frei) ; MOS-FET (frei) ; Kurzkanal-FET (frei)

Thematische Einordnung (Klassifikation)
DDC: 530

Kurzfassung
Der ständig wachsende Bedarf an der Verarbeitung immer größerer Datenmengen mit hoher Geschwindigkeit macht die Entwicklung von immer schnelleren und leistungsfähigeren Halbleiterbauelementen nötig. Besonders die Entwicklung des sogenannten Metall-Oxid-Halbleiter Feld-Effekt Transistors (MOSFET) hat in den letzten Jahren zu einer enormen Leistungssteigerung integrierter Schaltkreise geführt. Hauptstrategie zur Leistungssteigerung ist und war die Miniaturisierung der Bauelemente und Schaltkreise. Extrapoliert man die bisherige Entwicklung, so wird man ungefähr im Jahr 2030 Strukturgrößen im Bereich von ca. 15nm erreicht haben. Dabei gilt es eine Reihe von Fragen zu beantworten. Funktionieren solch kleine Bauelemente noch nach dem klassischen Prinzip? Welche Rolle spielt die quantenmechanische Wellennatur der Elektronen? In der vorliegenden Arbeit wird ein Prinzip zur Herstellung von MOSFETs mit ultrakurzen Kanälen bis zu Längen von 10nm vorgestellt und realisiert. Das Prinzip basiert auf der Verwendung von dünnem Silicon-on-Insulator (SOI) Material mit einem Single-Gate Layout. Bauelemente mit 36nm Kanallänge wurden hergestellt, die exzellente elektrische Charakteristiken aufweisen. Darüber hinaus werden quantenmechanische Simulationen, basierend auf Nicht-Gleichgewichts Greens-Funktionen, vorgestellt. Die Grenzen der experimentell hergestellten Single-Gate MOSFETs auf SOI wurden theoretisch untersucht und es konnte gezeigt werden, daß eine Skalierung bis zu 10nm Kanallänge möglich ist.

The ever increasing demand for higher speed and performance of microelectronic circuits has lead to a continuous decrease in today's semiconductor devices. In particular, the invention of the metal-oxide-semiconductor field-effect transistor (MOSFET) has made the enormous miniaturization of integrated circuits possible. The answer to the question of how far this miniaturization can be driven is up to now not quite clear. The present thesis introduces a novel scheme for the fabrication of MOSFETs with channel lengths down to 10nm. The approach relies on a single-gated layout on thin-body silicon-on-insulator material. Devices with 36nm channel length have been fabricated successfully which show state-of-the-art electrical characteristics. In addition, the behavior of such ultra-short channel MOSFETs has been investigated theoretically. A fully quantum mechanical simulation tool has been developed making use of the non-equilibrium Green's function formalism. It is shown that, in principle, a scaling of the single-gated MOSFET on SOI is possible down to 10nm channel length while still yielding acceptable electrical characteristics.

Fulltext:
PDF
(additional files)