C compiler aided design of application specific instruction set processors using the machine description language LISA

Wahlen, Oliver; Leupers, Rainer

doi:25868

C compiler aided design of application specific instruction set processors using the machine description language LISA

Wahlen, Oliver (Author)

2004

Verantwortlichkeitsangabevorgelegt von Oliver Wahlen

ImpressumAachen : Publikationsserver der RWTH Aachen University 2004

UmfangVII, 150 S. : graph. Darst.

Aachen, Techn. Hochsch., Diss., 2004

Genehmigende Fakultät
Fak06

Hauptberichter/Gutachter
Leupers, Rainer (Thesis advisor)

Tag der mündlichen Prüfung/Habilitation
2004-05-04

Online
URN: urn:nbn:de:hbz:82-opus-9116
URL: https://publications.rwth-aachen.de/record/61187/files/Wahlen_Oliver.pdf

Einrichtungen

Fakultät für Elektrotechnik und Informationstechnik (600000)

Inhaltliche Beschreibung (Schlagwörter)
System-on-Chip (Genormte SW) ; CASHE (Genormte SW) ; COSY <Compiler-Compiler> (Genormte SW) ; C-Compiler (Genormte SW) ; LISA <Programmiersprache> (Genormte SW) ; API (Genormte SW) ; Informatik (frei) ; ADSP (frei) ; ADL (frei) ; LISA Scheduler (frei)

Thematische Einordnung (Klassifikation)
DDC: 004

Kurzfassung
Durch den Einsatz von anwendungsspezifische Instruktionssatzprozessoren (ASIPs) lassen sich System-on-Chip (SoC) Schaltungen herstellen, die gleichermaßen flexibel, schnell und energieeffizient sind. Der erhöhte ASIP Entwurfs- und Verifikationsaufwand läßt sich beispielsweise durch Architekturbeschreibungssprachen (ADLs) reduzieren: Nach dem Einquellprinzip werden bei diesen Ansätzen aus einer Prozessor- beschreibung alle erforderlichen Softwarewerkzeuge und Hardwaremodelle erzeugt. In dieser Arbeit wurde LISA (language for instruction-set architectures) verwendet, um im Rahmen einer Fallstudie zu analysieren, welche Auswirkungen die Verwendung eines C Compilers beim Entwurf von ASIPs auf die Prozessorarchitektur, die Entwurfszeit und die Systemwiederverwendbarkeit hat. Ein weiteres Ziel dieser Arbeit war die (semi)automatische Retargierung eines Compilers aus einer LISA Prozessorbeschreibung. Da die Fallstudie gezeigt hat, dass der Instruktionsscheduler für den ASIP-Entwurfsprozess eine wichtige Rolle spielt, wurde die vollautomatische Erzeugung dieser Compilerkomponente besonders intensiv erforscht. Anhand von zwei Zielprozessoren konnte gezeigt werden, dass die Verwendung von retargierten Compilern den ASIP-Entwurf signifikant beschleunigt. Dies liegt hauptsächlich daran, dass das wiederholte Umschreiben und Anpassen von ASIP-Assemblercode entfällt. Ein weiterer Vorteil der Compilernutzung ist die erhöhte Wiederverwertbarkeit des Gesamtsystems. Im Vergleich zu langwierig entwickelten, handgeschriebenen Compilern ist die Qualität des automatisch generierten Compilers unwesentlich schlechter. Die modulare Struktur des erzeugten Compilers erlaubt darüber hinaus die einfache Integration von Optimierungsmodulen zur Behebung dieses Nachteils. Der entstehende Compiler lässt sich dann nicht nur zur Architekturentwicklung einsetzen, sondern auch um den endgültige Maschinencode für den ASIP zu erzeugen.

The utilization of application specific instruction-set processors (ASIPs) allows for realizing System-on-Chip (SoC) circuits that are flexible, fast, and energy efficient at the same time. One way to reduce the high ASIP design effort is to create all software tools and hardware models from a single processor description written in a architecture description language (ADL). In this thesis LISA (language for instruction-set architectures) was used in a case study: The impact of incorporating a C compiler in the architecture exploration phase with respect to the processor architecture, the design time and the system reusability was analyzed. Another goal of this thesis was the (semi)automatic retargeting of a compiler from a LISA processor description. The case study pointed out the important role of the instruction scheduler in the ASIP design process. Therefore much effort was spent in finding algorithms for fully automatically retargeting this compiler component. Using a compiler, all assembly code can be generated. There is no need to rewrite or adapt the ASIP assembly code over and over again as it is usually done in the architecture exploration phase. With two target processors the expected speedup of the ASIP design time could be demonstrated. This also means that the system can much better be reused for other applications. The quality of the code generated by the retargeted compiler is a bit lower compared to handwritten compilers that were developed over many years. To overcome this problem a design goal of the retargeted compiler was modularity: It is still possible to integrate dedicated optimization modules in the (semi)automatically retargeted compiler. This way the code generator can not only be used for architecture exploration but for generating the production quality machine code of the application.

Fulltext:
PDF
(additional files)