h1

000762972 001__ 762972
000762972 005__ 20230408045928.0
000762972 0247_ $$2HBZ$$aHT020117521
000762972 0247_ $$2Laufende Nummer$$a38276
000762972 0247_ $$2datacite_doi$$a10.18154/RWTH-2019-06005
000762972 037__ $$aRWTH-2019-06005
000762972 041__ $$aEnglish
000762972 082__ $$a621.3
000762972 1001_ $$0P:(DE-588)1190055929$$aMeixner, Michael$$b0$$urwth
000762972 245__ $$aAccurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches$$cvorgelegt von Michael Meixner, Dipl.-Ing.$$honline
000762972 246_3 $$aGenaue Verlustleistungsvorhersage hochintegrierter Digitalschaltungen unter Berücksichtigung von Laufzeiteffekten und Glitches$$yGerman
000762972 260__ $$aAachen$$c2019
000762972 300__ $$a1 Online-Ressource (94 Seiten) : Illustrationen, Diagramme
000762972 3367_ $$02$$2EndNote$$aThesis
000762972 3367_ $$0PUB:(DE-HGF)11$$2PUB:(DE-HGF)$$aDissertation / PhD Thesis$$bphd$$mphd
000762972 3367_ $$2BibTeX$$aPHDTHESIS
000762972 3367_ $$2DRIVER$$adoctoralThesis
000762972 3367_ $$2DataCite$$aOutput Types/Dissertation
000762972 3367_ $$2ORCID$$aDISSERTATION
000762972 500__ $$aVeröffentlicht auf dem Publikationsserver der RWTH Aachen University
000762972 502__ $$aDissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2019$$bDissertation$$cRheinisch-Westfälische Technische Hochschule Aachen$$d2019$$gFak06$$o2019-01-25
000762972 5203_ $$aSteigende Integrationsdichten sowie der wachsende Bedarf nach Rechenleistung mobiler Endgeräte führen dazu, dass die Energieeffizienz integrierter Schaltungen fortlaufend an Bedeutung gewinnt. Um die Verlustleistung schon während des Schaltungsentwurfs berücksichtigen zu können sowie fundierte Optimierungsansätze zu ermöglichen werden akkurate Verfahren zur Vorhersage der Leistungsaufnahme digitaler Schaltungen benötigt. Die notwendige Abstraktion von physikalischen Phänomenen in beschleunigten Verfahren führt dazu, dass nicht alle Einflussfaktoren der Leistungsaufnahme adäquat berücksichtigt werden. Ein derartiger Effekt, der durch steigende Prozessvariationen an Einfluss gewinnt, ist die Erhöhung der Schaltaktivität auf Schaltungsknoten durch vorübergehende Signalpulse, sogenannte Glitches. Diese Pulse, die durch relative Unterschiede von Gatterlaufzeiten verursacht werden, sind in typischen Digitalschaltungen für einen signifikanten Anteil der Verlustleistung verantwortlich. Aufgrund ihrer starken Abhängigkeit von physikalischen Schaltungseffekten stellt die akkurate Vorhersage von Glitches und der durch sie verursachten Leistungsaufnahme auf höheren Abstraktionsebenen jedoch eine Herausforderung dar, die bisher nicht gelöst werden konnte. Im Rahmen dieser Dissertationsschrift werden Verfahren untersucht, welche die Genauigkeit der Leistungsschätzung digitaler CMOS-Schaltungen auf ausgewählten Abstraktionsebenen verbessern. Die beiden entwickelten Verfahren beleuchten unterschiedliche Herangehensweisen zur Berücksichtigung von Laufzeiteffekten und Glitches in der Verlustleistungsvorhersage und stellen wertvolle Werkzeuge zur Erhöhung der Vorhersagegenauigkeit bereit.$$lger
000762972 520__ $$aContinuously increasing transistor densities as well as the rising demand for mobile computing performance result in an ever-stronger focus on energy efficiency for integrated circuits. To account for the power consumption as early in the design of digital circuits as possible, accurate approaches towards power estimation are required. The abstraction from physical effects that is required for acceleration of the estimation may cause some factors that influence power consumption to be neglected. One of these effects, which is gaining in influence due to growing process variations, is the increased switching activity due to spurious signal pulses called glitches. These pulses are caused by relative differences of gate delays and cause a significant share of the power consumption in typical digital circuits. Due to the strong dependency on physical circuit characteristics the accurate estimation of glitches as well as their effect on power consumption on higher levels of abstraction is a challenge that could not be solved to this date. In this thesis approaches that increase power estimation accuracy of digital CMOS circuits on selected levels of abstraction are investigated. The two developed power estimation methodologies show distinct approaches to successfully take effects due to gate delays and glitches into account during power estimation and allow significant gains in accuracy.$$leng
000762972 588__ $$aDataset connected to Lobid/HBZ
000762972 591__ $$aGermany
000762972 653_7 $$adelay effects
000762972 653_7 $$adigital circuits
000762972 653_7 $$adynamic energy
000762972 653_7 $$aenergy dissipation
000762972 653_7 $$aglitches
000762972 653_7 $$apower estimation
000762972 653_7 $$aswitching activity
000762972 7001_ $$0P:(DE-82)012360$$aNoll, Tobias G.$$b1$$eThesis advisor$$urwth
000762972 7001_ $$0P:(DE-82)IDM00517$$aNegra, Renato$$b2$$eThesis advisor$$urwth
000762972 7001_ $$0P:(DE-82)IDM01616$$aGemmeke, Tobias$$b3$$eThesis advisor$$urwth
000762972 8564_ $$uhttps://publications.rwth-aachen.de/record/762972/files/762972.pdf$$yOpenAccess
000762972 8564_ $$uhttps://publications.rwth-aachen.de/record/762972/files/762972_source.zip$$yRestricted
000762972 8564_ $$uhttps://publications.rwth-aachen.de/record/762972/files/762972.gif?subformat=icon$$xicon$$yOpenAccess
000762972 8564_ $$uhttps://publications.rwth-aachen.de/record/762972/files/762972.jpg?subformat=icon-1440$$xicon-1440$$yOpenAccess
000762972 8564_ $$uhttps://publications.rwth-aachen.de/record/762972/files/762972.jpg?subformat=icon-180$$xicon-180$$yOpenAccess
000762972 8564_ $$uhttps://publications.rwth-aachen.de/record/762972/files/762972.jpg?subformat=icon-640$$xicon-640$$yOpenAccess
000762972 8564_ $$uhttps://publications.rwth-aachen.de/record/762972/files/762972.jpg?subformat=icon-700$$xicon-700$$yOpenAccess
000762972 909CO $$ooai:publications.rwth-aachen.de:762972$$popenaire$$popen_access$$pVDB$$pdriver$$pdnbdelivery
000762972 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-588)1190055929$$aRWTH Aachen$$b0$$kRWTH
000762972 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-82)012360$$aRWTH Aachen$$b1$$kRWTH
000762972 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-82)IDM00517$$aRWTH Aachen$$b2$$kRWTH
000762972 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-82)IDM01616$$aRWTH Aachen$$b3$$kRWTH
000762972 9141_ $$y2019
000762972 915__ $$0StatID:(DE-HGF)0510$$2StatID$$aOpenAccess
000762972 9201_ $$0I:(DE-82)611110_20140620$$k611110$$lLehrstuhl für Allgemeine Elektrotechnik und Datenverarbeitungssysteme$$x0
000762972 961__ $$c2019-07-11T11:39:50.017007$$x2019-06-19T21:46:57.237748$$z2019-07-11T11:39:50.017007
000762972 9801_ $$aFullTexts
000762972 980__ $$aI:(DE-82)611110_20140620
000762972 980__ $$aUNRESTRICTED
000762972 980__ $$aVDB
000762972 980__ $$aphd