Designing trustworthy hardware with logic locking

Sisejkovic, Dominik; Krstić, Miloš; Leupers, Rainer

doi:HT021286227

Designing trustworthy hardware with logic locking

Sisejkovic, Dominik^RWTH*

2022

Verantwortlichkeitsangabevorgelegt von Dominik Šišejković, M.Sc.

ImpressumAachen : RWTH Aachen University 2022

Umfang1 Online-Ressource : Illustrationen

Dissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2022

Veröffentlicht auf dem Publikationsserver der RWTH Aachen University

Genehmigende Fakultät
Fak06

Hauptberichter/Gutachter
Leupers, Rainer (Thesis advisor)^RWTH* ; Krstić, Miloš (Thesis advisor)

Tag der mündlichen Prüfung/Habilitation
2022-02-22

Online
DOI: 10.18154/RWTH-2022-02625
URL: https://publications.rwth-aachen.de/record/842661/files/842661.pdf

Einrichtungen

Lehrstuhl für Software für Systeme auf Silizium (611910)

Inhaltliche Beschreibung (Schlagwörter)
Logikverschlüsselung (frei) ; hardware Trojans (frei) ; integrity protection (frei) ; logic locking (frei) ; trustworthy hardware (frei) ; vertrauenswürdige Elektronik (frei)

Thematische Einordnung (Klassifikation)
DDC: 621.3

Kurzfassung
Von Smartphones und Laptops bis hin zu Automobil-, Medizin- und Verteidigungsanwendungen sind mikroelektronische Geräte tief in der modernen Lebensweise verankert. Der ständig wachsende Bedarf an Hardware (HW) hat zur Entstehung einer riesigen Vielfalt von Elektronikunternehmen geführt. Angetrieben von der Notwendigkeit, die Entwurfs- und Produktionskosten zu senken, um wettbewerbsfähig zu bleiben, hat sich das Betriebsmodell der Elektronikindustrie von einem firmeninternen Geschäftsmodell zu einer globalen, verteilten Lieferkette gewandelt. Daher ist der HW-Entwurfs- und Produktionsfluss von den frühen Entwicklungsphasen bis zur Fertigung auf das geistige Eigentum (IP) Dritter sowie auf die Vergabe von Unteraufträgen an externe Designhäuser und Fertigungsbetriebe abhängig. Dieses Geschäftsmodell führte im Wesentlichen zu einem vollständigen Verlust der Kontrolle über die entwickelte HW. Folglich hat der Globalisierungsprozess zu enormen Sicherheitslücken geführt, unter anderem in Form von Reverse Engineering, Fälschungen, IP-Piraterie und bösartige HW-Modifikationen, die als Hardware-Trojaner bezeichnet werden. Diese Sicherheitsherausforderungen haben im akademischen und industriellen Sektor großes Interesse an der Erforschung neuartiger vertrauenswürdiger HW-Entwurfsmethoden geweckt. Insbesondere Logikverschlüsselung (engl. logic locking), ein HW-Verschlüsselungsverfahren, wurde als erstklassige Methode zum Schutz der Integrität von HW-Designs in der Lieferkette für integrierte Schaltkreise identifiziert. Obwohl die Sicherheitsgemeinschaft Anstrengungen unternommen hat, robuste Logikverschlüsselungsverfahren zu entwickeln, beschränken sich die meisten Lösungen auf theoretische Konstrukte, ohne einen konkreten Weg für eine vertrauenswürdige, industrietaugliche HW-Entwicklung zu bieten. Um die Lücke zwischen theoretischen Konzepten und praktischen Sicherheitsmaßnahmen zu schließen, wird in dieser Dissertation ein ganzheitlicher Ansatz für den Einsatz von Logikverschlüsselung vorgestellt. Erstens analysieren wir die Herausforderung, die sicherheitsrelevante Merkmale von Logikverschlüsselung in einer einheitlichen HW-Sicherheitsmetrik zusammenzufassen. Zweitens führen wir ein End-to-End Logikverschlüsselungsframework ein, das den Schutz komplexer Hardware-Designs ermöglicht. Das Framework wird um ein modulübergreifendes Verfahren erweitert, das Sicherheitsabhängigkeiten zwischen ausgewählten Komponenten herstellt, um die Schutzmaßnahmen an komplexe HW anzupassen und Reverse-Engineering-Angriffen entgegenzuwirken. Die Beiträge werden in Form des MiG-V-Prozessorkerns weiter vermarktet—dem ersten vollständig verschlüsselten RISC-V-Prozessor auf dem Halbleitermarkt. Darüber hinaus wird ein neuartiges Verfahren zum Schutz kritischer Prozessorsignale gegen die Ausnutzung durch softwarekontrollierbare Hardware-Trojaner vorgestellt. Die vorgeschlagenen Mechanismen werden an Silizium-bewährten Prozessordesigns durch einen Kompromiss zwischen Sicherheit und Kosten evaluiert. Schließlich untersuchen wir die Herausforderungen bei der Entwicklung von Logikverschlüsselungsverfahren an den Grenzen des maschinellen Lernens und leiten daraus eine neue Klasse von Angriffen und die praktischen Grundlagen für die Entwicklung von Logikverschlüsselungsverfahren der nächsten Generation ab.

From smartphones and laptops to automotive, medical, and defense applications, microelectronic devices are deeply anchored in the modern way of life. This ever-increasing need for Hardware (HW) systems has initiated the creation of a vast landscape of electronics companies. Driven by the need to lower design and production costs to stay competitive, the operating model of the electronics industry has been transformed from an in-house business model to a global, distributed supply chain. Therefore, from early design stages to fabrication, the HW design and production flow has become reliant on third-party Intellectual Property (IP) as well as subcontracting external design houses and foundries, essentially leading to a complete loss of control over the developed HW. Consequently, the globalization process has introduced tremendous security vulnerabilities, including reverse engineering, counterfeiting, IP piracy, and malicious HW modifications known as hardware Trojans. These security challenges have triggered great interest in the academic and industrial sectors to explore novel HW design-for-trust methodologies. In particular, logic locking, a HW protection technique, has been identified as a premier method to safeguard the integrity of HW designs in the integrated circuit supply chain. Even though the security community has made efforts to design resilient locking schemes, most solutions are limited to theoretical constructs without offering a tangible route for trustworthy, industry-ready HW development. To close the gap between theoretical concepts and practical security tools, this thesis introduces a holistic approach to deploying logic locking. First, we analyze the challenge of consolidating security-relevant features of logic locking into a unified HW security metric. Second, we introduce an end-to-end logic-locking framework that enables the protection of multi-module hardware designs. The framework is further extended with a cross-module scheme that induces security dependencies between selected components to adapt the protection policies to complex HW and counteract reverse-engineering attacks. The contributions are further commercialized in the form of the MiG-V core—the first fully locked RISC-V processor available on the semiconductor market. Furthermore, a novel scheme is introduced to protect critical processor signals against the exploitation by software-controllable hardware Trojans. The proposed mechanisms are evaluated on silicon-proven processor designs through a security-cost trade-off. Finally, we investigate the challenges of logic-locking design at the frontiers of machine learning, thereby deriving a novel class of attacks and the practical foundations for the design of next-generation locking schemes.

OpenAccess:
PDF
(additional files)