h1

000972397 001__ 972397
000972397 005__ 20241121095052.0
000972397 0247_ $$2datacite_doi$$a10.18154/RWTH-2023-10152
000972397 037__ $$aRWTH-2023-10152
000972397 041__ $$aEnglish
000972397 082__ $$a004
000972397 1001_ $$0P:(DE-82)972610$$aAlt, Lukas$$b0$$urwth
000972397 245__ $$aPerformance metrics for access pattern-aware analysis of heterogeneous memory power consumption in HPC$$cLukas Alt$$honline
000972397 246_3 $$aMetriken zur Analyse des Energieverbrauchs von heterogenem Arbeitsspeicher im Hochleistungsrechnen unter Berücksichtigung der Zugriffsmuster$$yGerman
000972397 260__ $$aAachen$$bRWTH Aachen University$$c2023
000972397 300__ $$a1 Online-Ressource : Illustrationen, Diagramme
000972397 3367_ $$02$$2EndNote$$aThesis
000972397 3367_ $$0PUB:(DE-HGF)19$$2PUB:(DE-HGF)$$aMaster Thesis$$bmaster$$mmaster
000972397 3367_ $$2BibTeX$$aMASTERSTHESIS
000972397 3367_ $$2DRIVER$$amasterThesis
000972397 3367_ $$2DataCite$$aOutput Types/Supervised Student Publication
000972397 3367_ $$2ORCID$$aSUPERVISED_STUDENT_PUBLICATION
000972397 502__ $$aMasterarbeit, RWTH Aachen University, 2023$$bMasterarbeit$$cRWTH Aachen University$$d2023$$gFak01$$o2023-10-19
000972397 500__ $$aVeröffentlicht auf dem Publikationsserver der RWTH Aachen University
000972397 5203_ $$aAls Reaktion auf die steigende Nachfrage nach Speicherkapazität und -performance hat die Heterogenität des Arbeitsspeichers im Hochleistungsrechnen zugenommen. Insbesondere werden neben DRAM auch Technologien wie High-Capacity Memory (HCM) und High-Bandwidth Memory (HBM) eingesetzt. Während der Energieverbrauch von DRAM in der Vergangenheit oft bei der Energieoptimierung auf Knotenebene vernachlässigt wurde, motiviert der erhöhte Energieverbrauch von HCM die Untersuchung des Energieverbrauchs von heterogenem Speicher auf aktuellen Architekturen mit unterschiedlichen Zugriffsmustern. Es wird eine Methode zur Messung des Energieverbrauchs des Speichers durch Hardware-Instrumentierung der Speichersteckplätze beschrieben und implementiert. Die so durchgeführten Messungen werden mit RAPL verglichen, einem Interface zur Begrenzung und Messung des Energieverbrauchs auf Intel Systemen. Die Ergebnisse zeigen, dass die RAPL Messungen für den Arbeitsspeicher erheblich - um bis zu 120%- von Referenzmessungen auf Intel Ice Lake-SP Systemen abweichen. Eine Diskussion möglicher Gründe ergab, dass die RAPL-Speicherdomäne möglicherweise Verluste auf der Spannungsreglerebene enthält. Die Genauigkeit der Referenzmessungen wurde durch den Vergleich von Ergebnissen aus der Literatur mit den Ergebnissen auf einer ähnlichen Architektur (Broadwell-EP) im Rahmen dieser Arbeit validiert. In dieser Arbeit werden die neuen Metriken DEL und DES für die Bewertung des Energieverbrauchs von heterogenem Arbeitsspeicher unter Berücksichtigung der Zugriffsmuster vorgestellt. Zusätzlich wurde die BpW-Metrik für die Charakterisierung der Speicherenergieeffizienz verwendet. Die Metriken basieren auf Energiemessungen, die auf der Ice Lake-Architektur mit DRAM und Intel Optane Persistent Memory (PMem) durchgeführt wurden. Die Ergebnisse zeigen, dass das Zugriffsmuster und die Anzahl der gleichzeitigen Speicherzugriffe den dynamischen Energieverbrauch erheblich beeinflussen. Außerdem zeigt sich, dass PMem im Idle-Betrieb pro Kapazität energieeffizienter als DRAM ist und sich somit besser für die Speicherung selten benötigter Daten eignet. Unter Last ist DRAM aber energieeffizienter als PMem. Die präsentierten Metriken werden dann zur Schätzung des Energieverbrauchs realer Anwendungen verwendet, gefolgt von einer Diskussion über die Anwendbarkeit dieses Ansatzes und Verbesserungsmöglichkeiten.$$lger
000972397 520__ $$aIn response to the rising demand for memory performance and capacity, memory heterogeneity in HPC systems increased. In particular, technologies such as high-bandwidth memory (HBM) and high-capacity memory (HCM) are employed in addition to DRAM. While the power consumption of the memory subsystem was often neglected in node-level power optimizations in the past, the increased power consumption by HCM motivates studying the energy consumption of heterogeneous memory on the latest architectures under workloads with different memory access patterns. A method for measuring the memory energy consumption using hardware instrumentation of memory slots is described and implemented. Measurements using this approach are compared to RAPL, a software interface for limiting and controlling power consumption on Intel systems. Results show that RAPL energy measurements for the memory domain can differ significantly - up to 120% - from reference measurements on Intel Ice Lake-SP systems. A discussion of possible reasons yields that the RAPL memory domain may include losses at the voltage regulator level. The accuracy of the reference measurements was validated by comparing the results from the literature to results obtained from a similar architecture (Broadwell-EP). This thesis presents the new metrics DEL and DES for heterogeneous memory energy evaluation using different memory access patterns. Additionally, the BpW metric was utilized for memory energy efficiency characterization. The metrics are based on the instrumented energy measurements conducted on the Ice Lake architecture equipped with DRAM and Intel Optane Persistent Memory (PMem). The results demonstrate that the memory access pattern and the concurrency in memory accesses significantly impact the memory’s dynamic energy consumption. Furthermore, it shows that PMem is more energy efficient per capacity than DRAM at idle and is better suited for storing rarely accessed data. When PMem is under load, DRAM is more energy efficient. The proposed metrics are then used to estimate the energy consumption of real-world applications, followed by a discussion on the applicability of this approach and potential improvements.$$leng
000972397 591__ $$aGermany
000972397 7001_ $$0P:(DE-82)IDM01074$$aMüller, Matthias S.$$b1$$eThesis advisor$$urwth
000972397 7001_ $$0P:(DE-82)IDM00515$$aLankes, Stefan$$b2$$eThesis advisor$$urwth
000972397 7001_ $$0P:(DE-82)951584$$aKozhokanova, Anara$$b3$$eConsultant$$urwth
000972397 7860_ $$021.11102/9ae657a2-3487-42be-b3fe-fc58886d7b63$$2EPIC
000972397 8564_ $$uhttps://publications.rwth-aachen.de/record/972397/files/972397.pdf$$yOpenAccess
000972397 8564_ $$uhttps://publications.rwth-aachen.de/record/972397/files/972397_source.zip$$yRestricted
000972397 8564_ $$uhttps://publications.rwth-aachen.de/record/972397/files/972397_AV.pdf$$yRestricted
000972397 8564_ $$uhttps://publications.rwth-aachen.de/record/972397/files/972397_EINV.pdf$$yRestricted
000972397 909CO $$ooai:publications.rwth-aachen.de:972397$$pdnbdelivery$$pdriver$$pVDB$$popen_access$$popenaire
000972397 9141_ $$y2023
000972397 915__ $$0StatID:(DE-HGF)0510$$2StatID$$aOpenAccess
000972397 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-82)IDM01074$$aRWTH Aachen$$b1$$kRWTH
000972397 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-82)IDM00515$$aRWTH Aachen$$b2$$kRWTH
000972397 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-82)951584$$aRWTH Aachen$$b3$$kRWTH
000972397 9101_ $$0I:(DE-588b)36225-6$$6P:(DE-82)972610$$aRWTH Aachen$$b0$$kRWTH
000972397 9201_ $$0I:(DE-82)022000_20140101$$k022000$$lIT Center$$x0
000972397 9201_ $$0I:(DE-82)123010_20140620$$k123010$$lLehrstuhl für Informatik 12 (Hochleistungsrechnen)$$x1
000972397 9201_ $$0I:(DE-82)120000_20140620$$k120000$$lFachgruppe Informatik$$x2
000972397 961__ $$c2023-10-31T09:40:42.370550$$x2023-10-26T00:16:02.782662$$z2023-10-31T09:40:42.370550
000972397 980__ $$aI:(DE-82)022000_20140101
000972397 980__ $$aI:(DE-82)120000_20140620
000972397 980__ $$aI:(DE-82)123010_20140620
000972397 980__ $$aUNRESTRICTED
000972397 980__ $$aVDB
000972397 980__ $$amaster
000972397 9801_ $$aFullTexts