h1

h2

h3

h4

h5
h6
http://join2-wiki.gsi.de/foswiki/pub/Main/Artwork/join2_logo100x88.png

Efficient ASIC Architecture for Low Latency Classic McEliece Decoding

; ; ;

In
IACR transactions on cryptographic hardware and embedded systems 2024(2), Seiten/Artikel-Nr.:403-425

ImpressumBochum : Ruhr-Universität Bochum

ISSN2569-2925

Online
DOI: 10.46586/tches.v2024.i2.403-425

DOI: 10.18154/RWTH-2026-10492
URL: https://publications.rwth-aachen.de/record/1046406/files/1046406.pdf

Einrichtungen

  1. RWTH Aachen (hsbk000000)


Thematische Einordnung (Klassifikation)
DDC: 510

OpenAccess:
Volltext herunterladen PDF

Dokumenttyp
Journal Article

Format
online

Sprache
English

Anmerkung
Peer reviewed article

Externe Identnummern
SCOPUS: SCOPUS:2-s2.0-85187787845

Interne Identnummern
RWTH-2026-10492
Datensatz-ID: 1046406

Beteiligte Länder
Germany

Lizenzstatus der Zeitschrift

 GO

Creative Commons Attribution CC BY 4.0 ; DOAJ ; OpenAccess ; DOAJ Seal ; SCOPUS
QR Code for this record

The record appears in these collections:
Dokumenttypen > Aufsätze > Zeitschriftenaufsätze
RWTH Aachen (ohne Einrichtungszuordnung)
Publikationsserver / Open Access
Öffentliche Einträge
Publikationsdatenbank
 Datensatz erzeugt am 2026-11-08, letzte Änderung am 2026-11-09
Ähnliche Datensätze


OpenAccess:
Volltext herunterladen PDF
Dieses Dokument bewerten:

Rate this document:
1
2
3
4
5
 
(Bisher nicht rezensiert)