guest ::
Reconfigurable field-effect transistors based on wet-chemically etched silicon nanostructures
2022
Dissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2022
Veröffentlicht auf dem Publikationsserver der RWTH Aachen University
Genehmigende Fakultät
Fak06
Hauptberichter/Gutachter
;
Tag der mündlichen Prüfung/Habilitation
2022-07-14
Online
DOI: 10.18154/RWTH-2022-08816
URL: https://publications.rwth-aachen.de/record/853412/files/853412.pdf
Einrichtungen
Projekte
Inhaltliche Beschreibung (Schlagwörter)
Schottky-barrier MOSFET (frei) ; electron beam evaporation (frei) ; level set method (frei) ; nanowire (frei) ; reconfigurable transistor (frei) ; silicon-on-insulator (frei)
Thematische Einordnung (Klassifikation)
DDC: 621.3
Kurzfassung
In den letzten Dekaden, eine Leistungssteigerung in Energieverbrauch und Rechengeschwindigkeit von hoch integrierter Schaltkreise ist größtenteils durch die Integration beständig verkleinerter Bauelemente auf dieselbe Chip-Fläche erreicht worden. Die aggressive Miniaturisierung der Bauelemente führt jedoch oft zu dotierstoffbezogenen Problemen wie Dotierstoffdeaktivierung in Nanostrukturen und Variabilität der Bauelemente aufgrund der zufälligen Dotierstoffeffekten. Rekonfigurierbare Feldeffekttransistoren sind eine Variante von Schottky-Barrieren-MOSFETs mit metallischen Source- und Drain-Kontakten. Das Ersetzen der dotierten Source-/Drain-Gebiete durch Metalle ist sehr attraktiv, da es ermöglicht, dotierstoffbezogene Probleme zu vermeiden. Darüber hinaus werden Bauelemente, die auf neuartigen 2D-Materialien oder Kohlenstoffnanoröhren basieren, üblicherweise direkt durch Abscheiden von Metallen auf dem Material hergestellt. In den meisten Fällen tritt jedoch Fermi-Niveau-Pinning an der Metall-Halbleiter-Grenzfläche innerhalb der Bandlücke auf, was zu erheblichen Schottky-Barrieren (SB) an den Kontaktkanal-Grenzflächen führt, die die elektrischen Eigenschaften solcher SB-MOSFETs stark beeinflussen und zu einem verschlechterten Durchlass- und Schalt-Verhalten führen. Zusätzlich ist sublineares Verhalten im Triodenbereich der Ausgangskennlinien ein ausgeprägtes Merkmal von SB-MOSFETs, was in Bezug auf die Anwendung solcher Bauelemente in Logikschaltungen höchst unerwünscht ist. In dieser Arbeit werden rekonfigurierbare Feldeffekttransistoren mit zwei Gates hergestellt und untersucht. Zunächst wird eine Top-Down-Technik unter Verwendung eines zweistufigen nasschemischen Ätzens zur Herstellung von Silizium-Nanodrähten mit dreieckigem Querschnitt auf einem SOI-Substrat vorgestellt. Ein solcher selbst begrenzender Herstellungsprozess ergibt lokalisierte Silizium-Nanodrähte mit flachen Oberflächen und geringem Plasmaschaden, die mit herkömmlicher h-Linien-Kontaktlithographie herstellbar sind. Als Nächstes wird ein auf der Level-Set-Methode basierendes Simulationstool vorgestellt, das die Modellierung der Formumwandlung von Siliziumstrukturen während der Wasserstofftemperung mit hoher Genauigkeit ermöglicht. Zusätzlich wird erstmals ein modifizierter Aufbau zur Elektronenstrahlverdampfung demonstriert, um einen zuverlässigen und reproduzierbaren Lift-off-Prozess zu erhalten. Die modifizierte Elektronenstrahlverdampfungskammer mit zwei Permanentmagneten und einem eingebauten metallischen Hohlzylinder erweist sich als sehr effektiv bei der Vermeidung der Einstrahlung von Elektronen und Ionen auf PMMA. Diese Methode liefert nahezu perfekte Abscheidungsergebnisse für eine Vielzahl unterschiedlicher Materialien. Nach der Herstellung von Bauelementen wird der eher übersehene Betriebsmodus mit Program Gate at Source (PGAS) untersucht und mit Program Gate at Drain (PGAD) verglichen. Der PGAS-Modus ergibt ein nahezu ideales Schaltverhalten ähnlich einem herkömmlichen MOSFET, während seine Ausgangskennlinien dem PGAD-Modus hinsichtlich der Linearität im Triodenbereich klar unterlegen sind. PGAS zeigt eine deutlich stärkere Nichtlinearität in den Ausgangskennlinien im Vergleich zu PGAD. Simulationsergebnisse zeigen, dass das sublineare Verhalten in PGAS auf eine in Durchlassrichtung vorgespannte Schottky-Barriere, während in PGAD auf einen ladungsvermittelten Einfluss der Drain-Spannung auf das Kanalpotential zurückzuführen ist. Lineare Ausgangskennlinien im Triodenbereich in PGAD können daher erreicht werden, indem man sich der sogenannten Quantenkapazitätsgrenze nähert.During the last decades, a performance improvement in power and speed of highly integrated circuits (ICs) has been continuously achieved by increasing the number of transistors of decreasing size onto the same chip area. The aggressive scaling of transistors, however, leads to dopant-related issues such as dopant deactivation in nanostructures as well as device-to-device variability due to random dopant effects. Reconfigurable field-effect transistors are a variant of Schottky-barrier MOSFETs with metallic source and drain contacts that have been attracting a great deal of interest since replacing the doped source/drain regions with metals allows avoiding dopant-related issues. Furthermore, transistor devices based on novel 2D materials or carbon nanotubes are usually fabricated in a straightforward way by depositing metals on top of the material. However, in most cases Fermi level pinning at the metal-semiconductor interface occurs within the bandgap giving rise to substantial Schottky-barriers (SB) at the contact channel interfaces that strongly impact the electrical characteristics of such SB-MOSFETs, leading to a deteriorated ON-state performance and a degraded switching behavior. In addition, one of the most predominant features of SB-MOSFETs is a distinct sub-linear behavior in the triode operation regime of the output characteristics for small bias which is highly undesirable with respect to applying such devices in logic circuits. In this work, reconfigurable field-effect transistors with two gates that can be utilized to tune the effective Schottky barrier height at the source and drain sides individually are fabricated and investigated. First, a top-down technique using a two-step wet-chemical etching of silicon for the fabrication of nanowires with triangular cross-section on a silicon-on-insulator substrate is presented. Such a self-limiting fabrication approach yields localized silicon nanowires with atomically flat surfaces and minimal plasma damage manufacturable with conventional h-line contact lithography. Next, a simulation tool based on the level set method that allows modeling and prediction of the shape transformation of silicon structures during hydrogen annealing with high accuracy is introduced. Additionally, a modified electron beam evaporation setup is demonstrated for the first time to obtain a reliable and reproducible lift-off process. The modified electron beam evaporation chamber with two permanent magnets and a hollow metallic cylinder installed turns out to be very effective in avoiding the irradiation of electrons and ions on PMMA, yielding near perfect deposition results for a large variety of different materials. After the fabrication of the device, the rather overlooked device operation mode with the program gate at source (PGAS) is investigated and compared with the program gate at drain (PGAD). As it turns out, the PGAS mode yields an almost ideal switching behavior similar to a conventional MOSFET while its output characteristics are deteriorated when compared to PGAD which exhibits improved output but deteriorated transfer characteristics. Furthermore, PGAD and PGAS show a distinctly different non-linearity in the output characteristics with a stronger effect in the PGAS mode. Simulation results reveal that the non-linearity in PGAS is due to a forward-biased Schottky barrier at drain whereas it is due to a charge-mediated impact of drain bias on the channel potential in PGAD. We thereby present with simulation to show that linear output characteristics in the triode operation regime can be achieved in PGAD by approaching the so-called quantum capacitance limit.
OpenAccess: 
PDF
(additional files)
Dokumenttyp
Dissertation / PhD Thesis
Format
online
Sprache
English
Externe Identnummern
HBZ: HT021489587
Interne Identnummern
RWTH-2022-08816
Datensatz-ID: 853412
Beteiligte Länder
Germany
|
The record appears in these collections: |