Designing a static performance model and code generation for vector accelerators and parallel patterns

Hilgers, Tom; Schmitz, Adrian; Lankes, Stefan; Müller, Matthias S.; Burak, Semih

doi:10.18154/RWTH-2023-02709

Designing a static performance model and code generation for vector accelerators and parallel patterns = Entwurf eines statischen Leistungsmodells und Codegenerierung für Vektorbeschleuniger und Parallele Muster

Hilgers, Tom^RWTH*

2023

VerantwortlichkeitsangabeTom Hilgers

ImpressumAachen : RWTH Aachen University 2023

Umfang1 Online-Ressource : Illustrationen, Diagramme

Bachelorarbeit, RWTH Aachen University, 2023

Veröffentlicht auf dem Publikationsserver der RWTH Aachen University

Genehmigende Fakultät
Fak01

Hauptberichter/Gutachter
Müller, Matthias S. (Thesis advisor)^RWTH* ; Lankes, Stefan (Thesis advisor)^RWTH* ; Burak, Semih (Consultant)^RWTH* ; Schmitz, Adrian (Consultant)^RWTH*

Tag der mündlichen Prüfung/Habilitation
2023-01-13

Online
DOI: 10.18154/RWTH-2023-02709
URL: https://publications.rwth-aachen.de/record/953804/files/953804.pdf

Einrichtungen

Inhaltliche Beschreibung (Schlagwörter)
HPC (frei) ; code generation (frei) ; parallel patterns (frei) ; performance model (frei) ; vector engine (frei)

Thematische Einordnung (Klassifikation)
DDC: 004

Kurzfassung
Moderne Supercomputersysteme haben eine verteilte und heterogene Struktur, die verschiedene Recheneinheiten wie CPUs, GPUs und andere Beschleuniger umfasst. Die Parallel Pattern Language (PPL) ermöglicht die hardwareunabhängige Programmierung solcher Systeme mit parallelen Mustern und generiert global optimierten Code unter Verwendung des Roofline Leistungsmodells. Diese Arbeit zielt darauf ab, die PPL zu erweitern, um Vektorbeschleuniger (VB) zu unterstützen, welche eine höhere Energieeffizienz als die gängigsten Recheneinheiten bieten. Das Roofline Modell wird erweitert, indem die besonderen architektonischen Merkmale von VBs berücksichtigt werden, wodurch eine Genauigkeit von ∼80% bis 99% erreicht wird. Die PPL-Komponenten werden hinsichtlich der notwendigen Änderungen für die VB-Codegenerierung analysiert. Die Generierung von funktionalem Code erfordert nur begrenzte Änderungen an der Codegeneratorkomponente. Die Steigerung der Effizienz von Datentransfers in diesem Code erfordert Änderungen an der Frontendsprache und der Intermediate Representation. Diese Vorschläge werden zum Teil in einem Proof-of-Concept umgesetzt, das in der Lage ist, funktionalen und korrekten Code für VBs zu erzeugen. Dieser Code wird evaluiert, um mögliche Leistungsverbesserungen zu ermitteln.

Modern supercomputer systems have a distributed and heterogeneous structure that incorporates various compute units such as CPUs, GPUs, and other accelerators. The Parallel Pattern Language (PPL) enables the hardware-independent programming of such systems with parallel patterns and generates globally optimized code using the Roofline performance model. This thesis aims to extend the PPL to support Vector Accelerators (VAs), which offer a higher energy efficiency than the most common compute units. The Roofline model is extended by considering the special architectural features of VAs, which achieves an accuracy of ∼80% to 99%. The PPL components are analyzed regarding the necessary modifications for VA code generation. Generating functional code requires limited changes to the code generator component. Increasing the efficiency of data transfers in this code necessitates changes to the frontend language and intermediate representation. These proposals are partially implemented in a proof-of-concept that is capabable of generating functional and correct code for VAs. This code is evaluated to identify potential performance improvements.

OpenAccess:
PDF
(zusätzliche Dateien)