Silicon tunnel FETs for digital and analogue applications

Narimani, Keyvan; Knoch, Joachim; Mantl, Siegfried

doi:10.18154/RWTH-2019-08324

Silicon tunnel FETs for digital and analogue applications

Narimani, Keyvan^RWTH*

2018 & 2019

Verantwortlichkeitsangabevorgelegt von M.Sc. Keyvan Narimani

ImpressumAachen 2018

Umfang1 Online-Ressource (XVI, 108, VI Seiten) : Illustrationen, Diagramme

Dissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2018

Veröffentlicht auf dem Publikationsserver der RWTH Aachen University 2019

Genehmigende Fakultät
Fak06

Hauptberichter/Gutachter
Knoch, Joachim (Thesis advisor)^RWTH* ; Mantl, Siegfried (Thesis advisor)^RWTH*

Tag der mündlichen Prüfung/Habilitation
2018-12-11

Online
DOI: 10.18154/RWTH-2019-08324
URL: http://publications.rwth-aachen.de/record/766785/files/766785.pdf

Einrichtungen

Lehrstuhl für Halbleitertechnik und Institut für Halbleitertechnik (616210)

Inhaltliche Beschreibung (Schlagwörter)
BTBT (frei) ; GAA (frei) ; NWs (frei) ; TAT (frei) ; TFET (frei) ; band-to-band tunneling (frei) ; gate-all-around (frei) ; nanowires (frei) ; trap-assisted tunneling (frei) ; tunnel field effect transistor (frei)

Thematische Einordnung (Klassifikation)
DDC: 621.3

Kurzfassung
Aufgrund der steigenden Zahl von Transistoren pro Einheitsfläche in integrierten Schaltungen erlangt die Verlustleistung zunehmende Bedeutung. Die Verringerung der Versorgungsspanung VDD ist eine wichtige Maßnahme die dynamische und statische Leistungsaufnahme zu reduzieren. Aufgrund der inhärenten physikalischen Begrenzungen eines Metal-Oxide-Halbleiter-Feldeffekttransistors (MOSFET), führt dies zu entweder einem reduzierten An-Strom Ion oder erhöhtem Aus-Strom Ioff. Der Tunnel-Feldeffekttransistor (TFET) hingegen ist ein vielversprechendes Bauelement, welches erlaubt diese Begrenzungen zu überschreiten. Dies ist möglich, da der TFET auf quantenmechanischen Band-zu-Band Tunneln als Hauptladungstransport beruht, im Vergleich zur thermischen Emission bei MOSFETs. In dieser Arbeit werden zwei verschiedene Vorschläge eines TFET-Konzeptes diskutiert, die auf Punkt- und Linien-Tunneln basieren. Beide Konzepte sind jeweils hinsichtlich Band-zu-Band Tunnelns optimiert, auf Basis physikalischer Modelle, welche sich aus der WKB-Näherung ergeben. Die Optimierung diente dem Ziel, einen höheren An-Strom und bessere inverse Unterschwellensteigung SS (<60 mV/dec) zu ermöglichen. Die auf Punkt-Tunneln basierenden TFETs verwenden einen einzelnen Nanodraht (NW), der auf verspannten Silizium-auf-Isolator (sSOI) prozessiert wird. Der Nanodraht ist rundherum von einem High-k/Metal-Gate umgeben, um die elektrostatische Kontrolle des Kanals zu optimieren. Ionenimplantation und Aktivierung von Dotierstoffen wurden sorgfältig angepasst, um die Qualität des Tunnelkontaktes Schritt für Schritt zu verbessern. Der optimierte TFET zeigt verbesserten An-Strom Ion, Ion/Ioff Verhältnis sowie sehr gutes mittlere SSavg. Zusätzlich werden verschiedene Analog-Eigenschaften der Nanodraht TFETs präsentiert. Tieftemperaturmessungen ermöglichen eine Verschlechterung der Leistung von NW-TFETs bei kleinen Gatespannungen nachzuweisen, welche Tunneln über Störstellen (TAT) entstammt. Um ungewolltes ambipolares Verhalten zu verhindern, welches in jedem TFET inhärent auftritt, wird ein TFET mit einem SiO2 Abstandhalter im Drain-Gate Zwischenraum vorgestellt. Dies unterdrückt effektiv den Tunnelkontakt auf der Drain- Seite. Als Folge wird das ambipolare Schaltverhalten vollkommen unterdrückt, wodurch die Eignung der TFETs sowohl im Bereich digitaler als auch analoger Anwendungen gezeigt wird. Als zweites Konzept wird ein planarer Si TFET hergestellt, der auf Linien-Tunneln basiert, welches bessere Unterschwell-Eigenschaften ermöglicht. Nach Ionenimplantation und Aktivieren der Dotierstoffe wird der Source-Schicht verdünnt, so dass Implantationsschäden entfernt werden. Die so gefertigten Bauelemente zeigen sehr deutlich verbesserte SS von 55 mV/dec über zwei Dekaden des elektrischen Source-Drain-Stroms. Inverter Schaltungen aus komplementären NW-TFETs (CTFETs), sowohl mit als auch ohne ambipolare Eigenschaften, wurden hergestellt und verglichen. Es konnte gezeigt werden, dass die Unterdrückung des ambipolaren Verhaltens den Rauschpegel positiv beeinflusst. Eine hohe Temperaturstabilität von Stromspiegeln wird diskutiert, welche auf zwei NW-TFETs basieren. Die Messungen zeigen stabilen Betrieb der Schaltung auch bei hohen Temperaturen, wenn die Transistoren BTBT-Bereich arbeiten.

As number of transistors per unit area in integrated circuits increases, power dissipation of the chips becomes progressively important. Scaling of supply voltage VDD is an important measure to decrease dynamic Pdynamic and static Pstatic power consumption of integrated circuits. However, considering inherent limitation of MOSFETs, this either leads to low operating current or increased leakage current. The tunnel field effect transistor (TFET) is a promising alternative to go beyond this limitation to operate devices at very small supply voltage VDD due to non-thermal quantum mechanical band to band tunneling as the main carrier transport mechanism compared to thermal emission in MOSFETs.In this work, two different TFET design concepts based on point-tunneling andline-tunneling are investigated. In each case, the tunneling probability is optimized with regard to basic physical relations derived from the WKB approximation of band to band tunneling. The end goals are to achieve higher drive currents at lower supply voltages and subthermal (<60 mV/dec) inverse subthreshold swings. The point tunneling based devices are fabricated as single nanowire gate-all-around TFETsbased on tensile-strained silicon on insulator(sSOI) wafers. The devices are highly scaled and employ high-k HfO2 gate dielectric to achieve optimum electrostatic control over the channel. Moreover, careful adjustments of ion implantation and dopant activation in various settings ensure favorable tunneling junction formation. The optimized device shows superior on-current Ion, Ion/Ioff ratio as well very good average subthreshold swing SSavg. For this device, various analog figures of merits are also presented. Low temperature measurements reveal insights about the limiting effect of trap-assisted-tunneling (TAT) at low gate voltages on performance of the fabricated nanowire TFETs. Parasitic ambipolar behavior which is inherent to TFET operation is suppressed by employing a SiO2 spacer to form a gate-drain underlap, effectively switching off the drain tunneling junction. As a result, the ambipolar behavior of NW TFETs fabricated by this method is completely suppressed, making them suitable for different digital and analog circuit applications. To achieve enhanced subthreshold characteristics, line-tunneling based planar silicon TFETs are designed and fabricated by thinning down the source after implantation and dopant activation to get rid of the end of the range (EOR) damage. Devices fabricated by this method show superior SS of 55mV/dec over two decades of drain current. Complementary single NW TFET inverters with and without ambipolarity are fabricated and compared. It is revealed that the suppression of ambipolarity has a positive effect on noise margin of inverters, where the logic levels match the actual bias points. High temperature stability of two-transistor current mirrors based on nanowire TFETs is also evaluated. The measurements show stable operation of the circuit even at high temperatures when the transistors operate in the BTBT region.

OpenAccess:
PDF
(additional files)