guest ::
Accurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches = Genaue Verlustleistungsvorhersage hochintegrierter Digitalschaltungen unter Berücksichtigung von Laufzeiteffekten und Glitches
2019
Dissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2019
Veröffentlicht auf dem Publikationsserver der RWTH Aachen University
Genehmigende Fakultät
Fak06
Hauptberichter/Gutachter
; ;
Tag der mündlichen Prüfung/Habilitation
2019-01-25
Online
DOI: 10.18154/RWTH-2019-06005
URL: http://publications.rwth-aachen.de/record/762972/files/762972.pdf
Einrichtungen
Inhaltliche Beschreibung (Schlagwörter)
delay effects (frei) ; digital circuits (frei) ; dynamic energy (frei) ; energy dissipation (frei) ; glitches (frei) ; power estimation (frei) ; switching activity (frei)
Thematische Einordnung (Klassifikation)
DDC: 621.3
Kurzfassung
Steigende Integrationsdichten sowie der wachsende Bedarf nach Rechenleistung mobiler Endgeräte führen dazu, dass die Energieeffizienz integrierter Schaltungen fortlaufend an Bedeutung gewinnt. Um die Verlustleistung schon während des Schaltungsentwurfs berücksichtigen zu können sowie fundierte Optimierungsansätze zu ermöglichen werden akkurate Verfahren zur Vorhersage der Leistungsaufnahme digitaler Schaltungen benötigt. Die notwendige Abstraktion von physikalischen Phänomenen in beschleunigten Verfahren führt dazu, dass nicht alle Einflussfaktoren der Leistungsaufnahme adäquat berücksichtigt werden. Ein derartiger Effekt, der durch steigende Prozessvariationen an Einfluss gewinnt, ist die Erhöhung der Schaltaktivität auf Schaltungsknoten durch vorübergehende Signalpulse, sogenannte Glitches. Diese Pulse, die durch relative Unterschiede von Gatterlaufzeiten verursacht werden, sind in typischen Digitalschaltungen für einen signifikanten Anteil der Verlustleistung verantwortlich. Aufgrund ihrer starken Abhängigkeit von physikalischen Schaltungseffekten stellt die akkurate Vorhersage von Glitches und der durch sie verursachten Leistungsaufnahme auf höheren Abstraktionsebenen jedoch eine Herausforderung dar, die bisher nicht gelöst werden konnte. Im Rahmen dieser Dissertationsschrift werden Verfahren untersucht, welche die Genauigkeit der Leistungsschätzung digitaler CMOS-Schaltungen auf ausgewählten Abstraktionsebenen verbessern. Die beiden entwickelten Verfahren beleuchten unterschiedliche Herangehensweisen zur Berücksichtigung von Laufzeiteffekten und Glitches in der Verlustleistungsvorhersage und stellen wertvolle Werkzeuge zur Erhöhung der Vorhersagegenauigkeit bereit.Continuously increasing transistor densities as well as the rising demand for mobile computing performance result in an ever-stronger focus on energy efficiency for integrated circuits. To account for the power consumption as early in the design of digital circuits as possible, accurate approaches towards power estimation are required. The abstraction from physical effects that is required for acceleration of the estimation may cause some factors that influence power consumption to be neglected. One of these effects, which is gaining in influence due to growing process variations, is the increased switching activity due to spurious signal pulses called glitches. These pulses are caused by relative differences of gate delays and cause a significant share of the power consumption in typical digital circuits. Due to the strong dependency on physical circuit characteristics the accurate estimation of glitches as well as their effect on power consumption on higher levels of abstraction is a challenge that could not be solved to this date. In this thesis approaches that increase power estimation accuracy of digital CMOS circuits on selected levels of abstraction are investigated. The two developed power estimation methodologies show distinct approaches to successfully take effects due to gate delays and glitches into account during power estimation and allow significant gains in accuracy.
OpenAccess: 
PDF
(additional files)
Dokumenttyp
Dissertation / PhD Thesis
Format
online
Sprache
English
Externe Identnummern
HBZ: HT020117521
Interne Identnummern
RWTH-2019-06005
Datensatz-ID: 762972
Beteiligte Länder
Germany
|
The record appears in these collections: |