Memristive arrays for neuromorphic computing applications

Liu, Xiaohua; Waser, Rainer; Gemmeke, Tobias

doi:10.18154/RWTH-2025-07160

Memristive arrays for neuromorphic computing applications

Liu, Xiaohua^RWTH*

2025

Verantwortlichkeitsangabevorgelegt von Xiaohua Liu, M.Eng.

ImpressumAachen : RWTH Aachen University 2025

Umfang1 Online-Ressource : Illustrationen

Dissertation, Rheinisch-Westfälische Technische Hochschule Aachen, 2025

Veröffentlicht auf dem Publikationsserver der RWTH Aachen University

Genehmigende Fakultät
Fak06

Hauptberichter/Gutachter
Waser, Rainer (Thesis advisor)^RWTH* ; Gemmeke, Tobias (Thesis advisor)^RWTH*

Tag der mündlichen Prüfung/Habilitation
2025-08-06

Online
DOI: 10.18154/RWTH-2025-07160
URL: https://publications.rwth-aachen.de/record/1017144/files/1017144.pdf

Einrichtungen

Lehrstuhl für Werkstoffe der Elektrotechnik II und Institut für Werkstoffe der Elektrotechnik (611610)

Projekte

Thematische Einordnung (Klassifikation)
DDC: 621.3

Kurzfassung
In den letzten Jahren hat das Aufkommen von großen universellen Sprachmodellen (LLMs) wie ChatGPT von OpenAI und Gemini von Google einen tiefgreifenden Einfluss auf verschiedene Aspekte der menschlichen Gesellschaft gehabt. Als kritische Basisressource für das Training und die Inferenz von LLMs spielt die Rechenleistung eine entscheidende Rolle bei der Bestimmung der Modellqualität. Der von-Neumann-Engpass ist jedoch zu einem großen Hindernis für die Steigerung der Rechenleistung geworden. In der klassischen von-Neumann-Architektur sind Rechen- und Speichereinheit physisch getrennt. Erstens übertrifft die Leistungssteigerung der Recheneinheiten nach dem Moore'schen Gesetz die der Speichereinheiten, was zu einer immer größer werdenden Lücke in der Datenverarbeitungsgeschwindigkeit führt. Zum anderen führt der häufige Datentransfer zwischen diesen Einheiten zu einem erheblichen Energieverbrauch und einer hohen Latenz, was die Recheneffizienz stark einschränkt. Um diesen Flaschenhals zu überwinden, konzentriert sich die aktuelle Forschung auf zwei Hauptrichtungen: Zum einen werden Multi-Chip-Stacking-Technologien wie Speicher mit hoher Bandbreite eingesetzt, um die Datenübertragungswege zu verkürzen, zum anderen werden nach dem Vorbild des menschlichen Gehirns Rechen- und Speicherfunktionen integriert, um neuromorphe Rechnerarchitekturen zu realisieren. Neuromorphe Datenverarbeitung auf der Basis von Arrays redox-basierter resistiver Speicherzellen (ReRAM) gilt als vielversprechende Lösung, um dieses Ziel zu erreichen. Als typisches Bauelement für diese Arrays hat sich die 1T1R-Struktur aufgrund ihrer einzigartigen Vorteile im Bereich der neuromorphen Datenverarbeitung durchgesetzt. Erstens fungiert der Transistor als Selektor, der Leckströme in passiven ReRAM-Arrays effektiv unterdrückt. Zum anderen dient der Transistor als strombegrenzendes Element und ermöglicht so die Programmierung von ReRAM-Zellen mit mehreren Zuständen durch Anpassung der Gate-Spannung. Die Eigenschaften der Transistoren werden jedoch direkt von ihren Kanalabmessungen beeinflusst, während ReRAM-Bauelemente mit unterschiedlichen Materialsystemen unterschiedliche Anforderungen an den Betriebsstrom stellen. Daher ist es bei der Entwicklung von 1T1R-Strukturen von entscheidender Bedeutung, dass die elektrischen Eigenschaften des Transistors gut auf die des ReRAM abgestimmt sind. In dieser Arbeit wurde die elektrische Performance von 1T1R-Strukturen mit drei verschiedenen Kanal-Weiten- zu Längen-Verhältnissen (W/L) der Transistoren charakterisiert. Durch die Extraktion des Spannungsabfalls über der ReRAM-Zelle und dem verbundenen Transistor wurde der Einfluss der Transistorgeometrie auf das Schaltverhalten von ReRAM-Bauelementen analysiert. Der Fokus lag dabei auf Valenzwechsel-basierten (VCM) Zellen. Darüber hinaus wurde eine Methode zur Abschätzung der erwarteten Schaltkurve unter bestimmten Transistor- und Spannungsbedingungen entwickelt, die auf den intrinsischen Schalteigenschaften von ReRAM-Bausteinen basiert und eine Hilfestellung zur Auslegung der Transistordimensionen bietet, um die Anforderungen an das Widerstandsfenster der ReRAM-Zellen zu erfüllen. Zusätzlich zum Bauelementdesign sind Programmierschemata erforderlich, die auf die elektrischen Eigenschaften von ReRAM-Bauelementen für verschiedene Anwendungsszenarien zugeschnitten sind. Zur Realisierung von Analogberechnungen in neuronalen Netzen müssen die verwendeten ReRAM-Zellen in der Lage sein, mehrere Widerstandslevel abzubilden. Dies erfordert die Entwicklung von spezialisierten Programmieralgorithmen, die eine präzise Programmierung der ReRAM-Zellen ermöglichen. Zusätzlich müssen ReRAM-Zellen für binäre neuronale Netze eine schnelle und stabile binäre Speicherung gewährleisten. Im zweiten Teil dieser Arbeit wurden vordefinierte Programmier- und Verifikationsalgorithmen verwendet, um die elektrische Leistung von drei verschiedenen 1T1R-Strukturen während des SET-Prozesses zu vergleichen. Unter Verwendung des JART VCM v1b Kompaktmodells wurde die Beziehung zwischen Spannungsparametern und ReRAM-Leitfähigkeit während des SET-Prozesses systematisch analysiert. Außerdem wurde der Einfluss der Pulsbreite und -Anzahl auf die Programmierergebnisse untersucht und die Kurzzeitstabilität der eingeschriebenen Leitfähigkeit analysiert. Dadurch konnten Strategien zur Verbesserung der Stabilität entwickelt werden. Darüber hinaus wurden mögliche Ursachen für die beobachteten Instabilitäten während des Programmiervorgangs mit Hilfe einer dreidimensionalen kinetischen Monte-Carlo-Simulation untersucht, die eine theoretische Grundlage für die Verbesserung von Programmierschemata für ReRAM-Bauelemente liefert. Schließlich wurden Messungen an 1T1R-Arrays zur Beschleunigung von Vektor-Matrix-Multiplikationen (VMM) durchgeführt. Der Einfluss der angelegten Spannungsparameter auf die Breite Ausgangs-Verteilungen wurde durch die Charakterisierung von 1T1R-Arrays mit Transistoren unterschiedlicher W/L-Verhältnisse analysiert. Die Experimente bestätigten auch, dass der Crosstalk zwischen benachbarten Zellen in den drei untersuchten 1T1R-Strukturen vernachlässigbar ist. Darauf aufbauend wurde ein 2 × 2 1T1R-Array verwendet, um VMM unter Verwendung von pulsbreitencodierten Eingangssignalen zu demonstrieren. Die experimentellen Ergebnisse deuten darauf hin, dass VCM-basierte 1T1R-Arrays ein erhebliches Potenzial für neuromorphe Berechnungen besitzen und einen gangbaren technologischen Weg zur Überwindung des von-Neumann-Engpasses darstellen.

In recent years, the emergence of general-purpose large language models (LLM), represented by ChatGPT from OpenAI and Gemini from Google, has profoundly impacted various aspects of human society. As a critical foundational resource for supporting LLM training and inference, the scale of computing power plays a decisive role in determining model quality and inference efficiency. However, the von Neumann bottleneck has become a major obstacle to enhancing computing power. In the classical von Neumann architecture, the computing unit and the memory unit are physically separated. First of all, the performance improvement of computing units, following Moore's Law, outpaces that of memory units, leading to an ever-widening gap in data processing speeds. Secondly, the frequent data transfer between these units incurs substantial energy consumption and latency, severely limiting computing efficiency. To address the von Neumann bottleneck, current research focuses on two primary directions: one involves multi-chip stacking technologies, such as high-bandwidth memory, to shorten data transfer paths; the other draws inspiration from the human brain to integrate computing and memory functions, thereby advancing neuromorphic computing architectures. Neuromorphic computing based on redox-based resistive random access memory (ReRAM) arrays is regarded as a promising solution to achieve this goal. As a typical building block for these arrays, the 1T1R structure has been widely adopted in neuromorphic computing due to its unique advantages. Primarily, the transistor functions as a selector, effectively suppressing sneak-path currents in passive ReRAM arrays. Secondly, the transistor serves as a current-limiting device, thereby enabling multi-state programming of ReRAM cells by adjusting the gate voltage. However, the transfer characteristics of the transistors are directly influenced by their channel dimensions, while ReRAM devices with different material systems impose varying requirements on the operating current. Thus, in the design of 1T1R structures, ensuring that the electrical characteristics of the transistor are well-matched with those of the ReRAM is of critical importance. In this study, the electrical performance of 1T1R structures with three different transistor width-to-length (W/L) ratios was characterized. By extracting the intrinsic voltage drop and current relationship of ReRAM devices, the impact of transistor characteristics on the switching behavior of valence change mechanism (VCM)-based ReRAM devices was analyzed. Furthermore, based on the intrinsic switching properties of ReRAM devices, a method was proposed to estimate the switching curve under specific transistor and voltage conditions, providing guidance for designing transistor dimensions that meet the resistance window requirements of ReRAM devices. In addition to device design, programming schemes tailored to the electrical characteristics of ReRAM devices are also necessary for different application scenarios. For instance, in the context of neural networks for analog computing, ReRAM devices must demonstrate the ability to achieve continuous multi-level storage. This requires the development of programming algorithms that leverage the switching kinetics of ReRAM devices to fully exploit their programmability. In contrast, for binary neural networks, ReRAM devices must ensure fast and stable binary-state storage. In the second part of this study, predefined programming-verify algorithms were employed to compare the electrical performance of three different 1T1R structures during the SET process. By utilizing the JART VCM v1b compact model, the relationship between voltage parameters and device conductance during the SET process was systematically analyzed. Additionally, the effects of pulse width and pulse number on programming outcomes were investigated, and the short-term instability of programming results was analyzed to explore optimization strategies for enhancing programming stability. Furthermore, the potential sources of instability during the programming process were examined using three-dimensional Kinetic Monte Carlo simulation, providing a theoretical foundation for improving programming schemes for ReRAM devices. Finally, functional testing of 1T1R arrays was conducted in the context of vector matrix multiplication (VMM) applications. The impact of switching voltage parameters on the output current read margin was analyzed through the characterization of 1T1R arrays with transistors of different W/L ratios. The experiments also verified that the interference effect between adjacent cells in the three 1T1R structures was negligible. Building on this, an 2 x 2 1T1R array was used to successfully demonstrate VMM using pulse-width encoded input signals. Experimental results indicate that VCM-based 1T1R arrays exhibit significant potential in neuromorphic computing, providing a viable technological pathway to overcome the von Neumann bottleneck.

OpenAccess:
PDF
(zusätzliche Dateien)